返回

炬力集成 2021 工程师面试题

第1题:

一道二级管的题,求某段电压



第2题:

用二极管和上拉组成电路,求实现的逻辑



第3题:

adc,已知采样频率和采样时间,求采样字节数



第4题:

降低nmos的开启电压vt的方法,哪种无效? 

  a. 减少衬底的p型掺杂浓度

  b. 减少氧化层厚度

  c. 增加源漏极的n型掺杂浓度

  d. 减少沟道长度



c



第5题:

io pad 的设计,一般不常考虑的因素 

  a. esd特性

  b. 驱动能力

  c. 施密特触发器

  d. 衬偏效应



d



第6题:

逻辑电路低功耗设计中,无效的方法 

  a. 采用慢速设计

  b. 减少信号翻转

  c. 减少ic面积

  d. 采用较慢速的时钟。



c



第7题:

写出序列探测器“11000”的rtl代码。



module(data_in,reset,clk,find);

  input data_in,reset,clk;

  output data_out;

  parameter s0=0,s1=1,s2=2,s3=3,s4=4;

  reg  state;

  wire next_state;

  assign find=0;

  always @(state)

  case(state)

  s0: begin

  find=0;

  if(data_in)

  next_state=s1;

  else

  next_state=s0;

  end

  s1: begin

  find=0;

  if(data_in)

  next_state=s2;

  else

  next_state=s0;

  end

  s2: begin

  find=0;

  if(!data_in)

  next_state=s3;

  else

  next_state=s0;

  end

  s3: begin

  find=0;

  if(!data_in)

  next_state=s4;

  else

  next_state=s0;

  end

  s4: begin

  if(!data_in)

  find=1;

  else

  find=0;

  next_state=s0;

  endcase

  always@(posedge clk or negedge reset)

  if(!reset)

  begin

  state

  endmodule



第8题:

(问答)制造时,pmos尺寸何以比nmos大?



第9题:

(问答)coms工艺中,n阱用来何用?电位怎样?



第10题:

(问答)画出cmos版图、剖面图


相关知识